時間：2024-01-11 11:51:49
緒論：在尋找寫作靈感嗎？愛發表網為您精選了8篇集成電路研究方向，愿這些內容能夠啟迪您的思維，激發您的創作熱情，歡迎您的閱讀與分享！
【關鍵詞】集成電路版圖；SN7400；逆向解析
1.引言
隨著我國微電子產業的蓬勃發展，集成電路自主設計需求迅速增加[1][2]。集成電路設計分為正向設計和逆向設計[3]。正向設計是根據芯片的功能要求設計電路，仿真驗證后進行版圖設計，再進行設計規則檢驗、電路和版圖比較檢驗，最后進行后仿真檢驗。逆向設計是首先對已有的芯片采用化學方法進行分層拍照和提取縱向參數。從版圖照片上提取電路，仿真驗證后，根據現有的工藝條件，借鑒解析版圖進行版圖設計，最終達到指標要求[4]。集成電路版圖設計是科學性和藝術性的結合，需要長期的實踐才能設計出優秀產品，為了節約成本和學習先進經驗，經常需要研究性能優良芯片的版圖結構，相互借鑒，提高產品質量。
本文對SN7400芯片進行了逆向解析，通過研究掌握了該芯片的設計思想和單元器件結構，對于雙極型集成電路設計是十分有益的。
2.芯片分層拍照
本文解析的SN7400芯片是雙列直插式塑料封裝，共14個管腳，包含四個二輸入與非門。根據芯片編號規則判斷為雙極工藝制造。
首先將芯片放到濃硝酸中加熱去掉封裝，用去離子水沖洗、吹干后在顯微鏡下拍照鋁層照片。再將芯片放到鹽酸溶液中漂洗去掉鋁層，用去離子水沖洗、吹干后放到氫氟酸溶液中去掉二氧化硅層，經去離子水沖洗、吹干后用染色劑染色，雜質濃度高部分顏色變深，沖洗、吹干后在顯微鏡下對去鋁層（有源層）芯片拍照[5]。
采用圖形編輯軟件分別對兩層照片進行拼接，獲得版圖照片。
3.單元結構
有鋁層和去鋁層照片表明芯片四個二輸入與非門結構相同，只要分析一個與非門即可。該芯片一個二輸入與非門無鋁版圖照片如圖1所示。其中1A和1B為輸入端，1Y為輸出端。
該芯片是P襯底和N外延層，與非門主要由NPN晶體管、電阻和二極管構成。NPN晶體管結構如圖2所示。
圖2（a）和（b）分別為縱向NPN晶體管版圖和剖面圖。縱向NPN晶體管由于性能比PNP晶體管好，因此是雙極工藝的主要使用晶體管。隔離區為P+注入，采用結隔離技術，隔離區接低電平，保證隔離區反偏[6]。圖2（c）為二發射極NPN晶體管版圖，作為與非門的輸入端，這種設計既減少了面積又提高了輸入晶體管匹配度。圖2（d）為隔離島合并器件版圖，是由一個NPN晶體管、一個二極管和一個基區電阻構成，該設計減少了版圖面積和寄生參數。
圖3為電阻和二極管版圖。圖3（a）為基區電阻的版圖，集成電路電阻的阻值是通過方塊電阻計算的，基區方塊電阻典型值為100～200Ω/，電阻越長阻值越大，電阻越寬阻值越小。圖3（b）為二極管版圖，外延層隔離島為N區，隔離區為P區。
4.電路圖和仿真
根據SN7400芯片的鋁層和去鋁層版圖照片提取了一個二輸入與非門電路如圖4（a）所示。采用Pspice軟件對電路圖進行瞬態仿真，其中電源電壓為5V，輸入信號高電平為3.5V，低電平為0.2V，仿真結果如圖4（b）所示。結果表明該電路實現了與非門的邏輯功能，電路提取正確。
5.結論
本文采用化學方法對SN7400芯片進行了分層拍照，提取了電路圖，仿真驗證正確。從芯片的版圖分析，該芯片采用NPN晶體管、PN結二極管和基區電阻等器件單元，四個與非門版圖一致且對稱布局。該芯片采用典型的雙極工藝，為了節省面積采用共用隔離區方法，為提高匹配度采用多發射極晶體管。電路為典型的TTL與非門電路。該芯片的版圖布局體現了設計的合理性和科學性。
參考文獻
[1]雷瑾亮，張劍，馬曉輝.集成電路產業形態的演變和發展機遇[J].中國科技論壇，2013，7：34-39.
[2]汪娣娣，丁輝文.淺析我國集成電路布圖設計的知識產權保護——我國集成電路企業應注意的相關問題[J].半導體技術，2003，28：14-17.
[3]朱正涌，張海洋，等.半導體集成電路[M].北京：清華大學出版社，2009.
[4]曾慶貴.集成電路版圖設計[M].北京：機械工業出版社， 2008.
[5]王健，樊立萍.CD4002B芯片解析在版圖教學中的應用[J].中國電力教育，2012，31：50-51.
[6]Hastings，A.模擬電路版圖的藝術[M].北京：電子工業出版社，2008.
作者簡介：
王?。?965—），男，遼寧沈陽人，碩士，沈陽化工大學信息工程學院副教授，研究方向：微機電系統設計。
關鍵詞：集成電路工程；專業學位研究生；培養實踐
中圖分類號：G643 文獻標志碼：A 文章編號：1674-9324（2016）29-0221-02
一、引言
2000年6月，國務院了《鼓勵軟件產業和集成電路產業發展的若干政策》（國發18號文），并陸續推出了一系列促進IC產業發展的優惠政策和措施。國家科技部在863計劃中安排了集成電路設計重大專項。在863計劃集成電路設計重大專項的實施和帶動下，北京、上海、無錫、杭州、深圳、西安、成都等七個集成電路設計產業化基地的建設取得了重要進展。與此同時，為了適應我國集成電路發展對高層次專門人才的大規模需要，改善工科學位比較單一的狀況，經國務院學位委員會批準，在我國設置集成電路工程專業學位研究生的培養，培養了一批“用得上”的工程技術人才。集成電路工程專業學位研究生自設置以來，取得了蓬勃的發展，受到用人單位的肯定和好評。由于其生源廣泛、數量巨大，培養方法和模式更需要一定的創新性。近年來，在集成電路工程專業學位研究生培養過程中，經過多年的辦學積累，探討了一些辦學和培養集成電路工程專業學位研究生的經驗。
二、專業學位研究生培養過程中的關鍵事項
1.優選導師，確保培養質量。集成電路工程專業學位研究生教育形式較新，最初專業學位研究生的培養在眾多地方借鑒了學術型研究生的辦學經驗，目前很多學者認為，只要能夠勝任學術型學歷研究生教育的導師就能勝任專業學位教育。這恰恰忽視了專業學位的知識背景和面向的行業領域。專業學位研究生教育規律與學術型研究生存在相當大的差異，首先，兩者專業基礎及學術背景不一樣，專業學位研究生的系統性方面不如學術型研究生。其次，兩者的治學環境不同，專業學位研究生與實際工程應用相結合。根據專業學位研究生特點有針對性地開展培養，應該選拔具有較強工程背景的教師進行指導。指導教師在進行指導時，應與學術型研究生指導工作有所不同，應更加注重專業學位研究生工程實踐經驗的培養。而且在學生的課題研究中，指導教師與學生多溝通，將自身融入到學生的實踐研究中，帶領學生參與技術上的創新和解決實際工程技術難題，這樣才能確保學生的培養質量。
2.做到課堂理論與工程實際相結合。專業學位研究生培養的多年實踐經驗告訴我們，在指導過程中必須注重理論與工程實際應用結合，抽象概念與實際應用結合，激發學生學習興趣，使理論易于理解和掌握。因此，教師要了解專業學位研究生的本科學歷背景、知識結構和現在的工程方向等，在此基礎上，做到課程理論聯系工程實際，為專業學位研究生培養工作打下良好的基礎。為了滿足微電子領域內不同行業的需求，在多年的專業學位研究生培養中進行了積極的探索。首先，學生可以根據研究方向，在教師的指導下進行專題理論課程的選擇。例如，進行SOC設計的可以選擇《SOC及IP技術講座》課程，研究無線傳感器網絡的可以選擇《無線傳感器網絡技術》或《計算機網絡與通信》專題講座，研究空間通信的選擇《深空通信技術專題》等等。有針對性地，使學生不是單純盲目的學習，這樣的培養才能做到理論與工程實踐真正結合。實踐結果表明，那些課堂上刻苦學習，能夠將理論用于實踐并努力鉆研的學生，將有更好的培養效果和未來發展空間。
3.學位論文選題恰當，工程背景好。選題重要性要放在首位，要求“論文選題來自于工程實踐，工程背景明確，應用性強”，有的放矢，結合工程實際問題才是最好的選題。從現實意義上講，專業學位論文的選題是發現工程問題并確認研究方向。當前有些專業學位論文質量不高、沒有創新性，一個重要原因就是選題不恰當。因此，在選題時，學生應急科研工作之所急，通過論文工作，使自己既能解決工程實際問題，又能提高科研工作能力。
集成電路工程專業學位論文的選題與學術型研究生的選題不同，其選題應來源于工程實踐，應有明確的應用價值，其可以是一個完整的工程項目、技術改造或技術攻關專題，也可以是新工藝、新設備、新產品的研制與開發。論文是否合格不僅看其理論水平的高低，還要看是否有實際的應用價值。因此，由于論文選題時，應該從以下幾點之一進行把握。①研究性，是否在工程實際中有技術改進和提高。如果是結合重大工程實際課題，在技術上的創新將具有研究性。②創造性，是否在工程領域中有所突破和有所創新，如果一般通過查新，能夠申請發明專利的都具有創造性。③實用性，是否能解決生產實際中的問題。
三、集成電路工程專業學位研究生培養過程中的方法和步驟
專業學位研究生的培養過程包括課程學習、題目確定、開題報告、中期檢查、學位論文撰寫和論文答辯等環節。我校專業學位研究生的培養年限一般為二年，原則上用0.75-1學年完成課程學習，用1-1.25學年完成碩士學位論文。這些環節是一個有機的整體，需要合理安排，搞好各個環節的鏈接，進行一體化考慮。只有嚴格要求，才能夠保證專業學位研究生在兩年的時間內保質保量的達到國家碩士生培養的要求。作為集成電路工程專業學位研究生的培養，其專業基礎相對學術型研究生存在一定的差距，不進行合理的引導就會使得學生失去學習的興趣。專業學位研究生的培養不能以單純拿到畢業證為目標，應更加嚴格管理、嚴格把關，保證培養質量。通過近幾年的經驗積累，以專業學位研究生的培養為例，一般按照下列的步驟進行：第一學期，主要以課程學習為主，并在課堂學習中，定期安排相關教師對本實驗室從事的科研項目進行學術講座，讓學生了解實驗室開展的課題研究方向和從事的科研項目，從總體上進行了解和把握，逐漸培養學生的鉆研興趣。開展教師或高年級學生關于研究課題的專題講座和基本軟件使用方法技能培訓，使學生盡快掌握相關領域的專業知識和所需要的基本軟件操作方法，如從事ASIC接口電路的學生在第一學期就要求掌握Hspice和Candece等軟件。在學期末對學生進行相關領域知識進行摸底考核，對優秀學生進行獎勵，末位學生進行督促教育，使其盡快的減小自身差距。第二學期，在學習專業課程的同時，學生進入實驗室參與科研工作，將從事科學研究的方法和經驗有針對的進行訓練。在進入實驗室期間，可以將科研任務進行分解，將非核心技術部分交給學生獨立去完成，讓學生提前進入科研狀態，完成一些力所能及的科研任務，堅定他們從事科學研究的信心。定期通過實驗室的學術活動檢查學生課題的完成情況，從總體上把握學生的研究方向和研究方法。第三學期，根據專業學位研究生的學習情況和所掌握的知識水平，有針對性的指導學生進行課題實踐，讓學生根據自己的特長進行課題研究。在學生進入課題研究工作時，導師指導學生了解本研究領域國內外技術發展的現狀，培養學生創造性思維能力和獨立思考、解決問題的能力。培養學生閱讀國內外文獻的能力，使其在科研工作中大膽實踐，理論聯系實際，使學生在科研工作中有所發明、有所創造。學生明確了課題目標，知道為什么做、做什么、怎樣做，就能有目標有方向地開展課題研究工作。第四學期，主要是督促檢查學生畢業論文工作，在其課題研究過程中應當定期進行檢查，避免學生課題研究偏離方向，選擇錯誤的方法。導師應當積極鼓勵學生在本學期多發表學術論文。發表學術論文不僅能夠提高學生的文字表達能力，還能夠讓學生勤于思考，提出自己的創新方法，對學生后期的畢業論文撰寫打下良好的基礎。因此，踏實的論文工作是提高個人學術素養和掌握綜合知識的最佳途徑，為學生畢業后從事科研實踐養成良好的工作作風，培養自主從事科研工作的能力。
總之，通過加強基礎知識、基本技能訓練與能力培養的相融通；實踐與課程學習、業務培養與素質提高有機結合，使集成電路工程專業學位研究生養成了較強的自我獲取知識的能力，自我構建知識的能力及自我創新的能力。已經畢業的專業學位研究生就業形勢一直是供不應求?？鬃釉唬褐卟蝗绾弥?，好知者不如樂知者。學生只有好知并樂知，才能使集成電路工程專業學位研究生培養的質量不斷穩定和不斷提高。
參考文獻：
[1]譚曉昀，劉曉為.信息企業集成電路工程領域工程碩士培養的探討[J].科教論壇，2009，（2）：7-9.
[2]朱憲榮.改革實驗教學培養創新人才[J].化工高等教育，2007，（6）.
[3]朱高峰.新世紀中國工程教育的改革與發展[J].高等工程教育研究，2003，（1）：3-9.
關鍵詞：變送器，熱噪聲，閃爍噪聲，微弱信號傳輸系統
Abstract: In this paper, the analysis and design optimization of 1/f noise are described. The noise of a typical transmitter is analyzed and calculated, including the 1/f noise, also verification with Hspice is done. Through the optimization of output resistance and tran-impedance of the amplifier, better performances were resulted.
Key words: transmitter, hot noise, 1/f noise, low level signal processing systems.
現今的模擬電路設計者經常要考慮噪聲的問題，因為噪聲是集成電路設計中重要的因素之一，它決定著微弱信號傳輸系統的性能。由于集成系統的噪聲由組成該系統的基本集成單元的噪聲特性決定，所以為了優化電路的噪聲，了解每個基本單元所產生的噪聲是非常重要的。
本文首先對噪聲的特性、種類進行了簡單描述，并給出了一些有關噪聲計算的公式。同時重點分析了一種變送器電路中的噪聲，計算出了電路中各端口的噪聲，以及總的輸出噪聲，并通過HSPICE仿真驗證了計算結果。其次對產生較大噪聲的模塊進行分析，最后提出了針對該電路的噪聲優化的具體方法。
1噪聲的統計特性[1]
噪聲是一個隨機過程，也就是說噪聲的瞬時值在任何時候都不能被預測。但在很多情況下，噪聲的平均功率是可以被預測的。從基本電路理論可知，一個周期性電壓V（t）加在一個負載電阻RL上消耗的平均功率由下式給出：
T是周期。Pav可被形象地看作是V（t）在RL上產生的平均熱能。由于噪聲的隨機性，測量須在較長的一段時間內進行。
其中x（t）表示電壓量。圖1.1表示對每個信號取平方，在較長時間T內計算由此產生的波形下的面積，平均功率可通過將面積對T歸一化后得到。
1.1 噪聲譜
噪聲譜,也稱為“功率密度譜”（PSD），表示在每個頻率上，信號具有的功率大小。
1.2 幅值分布
通過長時間的觀察噪聲波形，可以構造出噪聲幅值的分布，表示出每個值出現多么頻繁，x（t）的分布，也被稱為“概率密度函數”（PDF），被定義為
PX（X）dx=x
的概率.式中X是在一些時間點上測量出的x（t）值。
2噪聲的類型[2]
集成電路處理的模擬信號主要會受兩種不同類型的噪聲影響：熱噪聲和閃爍噪聲。
2.1 熱噪聲
導體中電子的隨機運動盡管平均電流為零，但是它會引起導體兩端電壓的波動。因此，熱噪聲譜與絕對溫度成正比。
如圖1.2所示，電阻R上的熱噪聲可以用一個串聯的電壓源來模擬，其單邊譜密度為：
Sv （f）=4kTRf≥0 （1.5）
式中k=1.38e-23J/K是玻爾茲曼常數。Sv（f）的單位是V2/Hz
2.2 閃爍噪聲
在MOS晶體管的柵氧化層和硅襯底的界面處出現許多“懸掛”鍵，產生額外的能態。當電荷載流子運動到這個界面時，有一些被隨機地俘獲，隨后又被釋放，結果在漏電流中產生“閃爍”噪聲。
閃爍噪聲可以更容易地用一個與柵極串聯的電壓源來模擬，近似地由下式給出
式中K是一個與工藝有關的常量，我們的表示法假設了1Hz的帶寬。與懸掛鍵相關的俘獲―釋放現象在低頻下更常發生，正因如此，閃爍噪聲也叫1/f噪聲。式（1.6）與WL的反比關系表明要減小1/f噪聲的方法，就是必須增加器件面積。
3變送器中的噪聲[3]
本文以一種變送器電路為例，分析其噪聲。該電路中既存在熱噪聲也存在閃爍噪聲，熱噪聲主要是由電阻產生的。由于該電路是一種主要工作在低頻狀態下的變送器，根據式（1.6）可知，閃爍噪聲與頻率成反比，所以電路中的噪聲以1/f噪聲為主。圖1.3為該變送器的功能結構圖。其中A1,A2是差分輸入的放大器, A3是實現19倍電流放大關系的放大器，IREF1,IREF2是兩個1mA的電流源。該變送器是一個精密、低漂移的雙線變送器，它可以把微弱的電壓信號進行放大并變換成4mA～20mA的電流信號后進行遠距離傳送。輸入輸出的關系式為：Io=4mA+（0.016 由于噪聲會影響電路的線性度，而該電路對線性度的要求很高，所以我們要盡量降低其噪聲。
（1）總體噪聲的分析
我們先根據公式估算一下電路的總體閃爍噪聲. 噪聲公式為：
作頻率，該電路工作在低頻狀態，本文設f=100 Hz, fH為帶寬，本設計將整體電路的帶寬設為118 Hz, fL為低頻截止點，設為100 Hz。因此由公式得：
通過HSPICE仿真可以驗證該電路的總的輸出噪聲。仿真時本文用到的是上海貝嶺工藝廠提供的PNP管, NPN管,以及電阻和電容的模型。為了接近實際情況，根據廠家測試數據本仿真將模型中的兩個噪聲參數設定為AF=2,KF=5e-03然后利用.AC DEC 100 1 100k的交流卡和.NOISE OUTV INSRC NUMS 的噪聲卡語句對電路進行交流仿真，結果如圖1.4所示。橫坐標為頻率，縱坐標為噪聲值。它表示的是圖1.3中Io處的總的電壓輸出噪聲。由圖 （2）各結點噪聲的分析
IREF1,IREF2結點處的噪聲為
本文計算的是閃爍噪聲，而仿真結果還包含熱噪聲及其它噪聲?？梢钥闯鲚敵黾壍脑肼暠惹耙患壍秃芏啵旅婢唧w分析一下降噪的方法。
4本設計采用的降噪方法
本設計主要是通過降低輸出電阻和采用差分輸入的電路結構來降低噪聲的。
1. 由式（1.5）給出的噪聲表達式可知，它與電阻值成正比。在電路中噪聲值也與該電路的等效輸出電阻成正比。利用HSPICE元件卡中的電阻仿真語句，進行交流仿真并對很短的頻率進行掃描分別得出了兩個電流源的等效輸出電阻和電路中總的輸出電阻。如圖1.6和圖1.7所示。 從仿真結果中可以看出，電流源的等效輸出電阻為2.6kΩ，電路總的等效輸出電阻為17.7Ω。它們的比例與噪聲的比例相近。因此電流源的輸出噪聲與其等效輸出電阻是密切相關的?？梢姳驹O計是通過降低等效輸出電阻降低了輸出噪聲。
2.如圖1.8，1.9所示，為跨導放大器的示意圖和電路結構圖。INN3,SPAN5,INP4,SPAN6分別是跨導放大器的兩個輸入端。兩個跨導放大器構成了一個大的差分結構。由于差分結構對稱點上的增量（交流）接地，因而不會受到電流源接地回路中寄生參數的影響。差分結構的另一個重要優點是它有抑制共模干擾的能力。這一考慮在混合信號應用別重要，差分結構的放大器對抑制噪聲也有顯著的作用。由于MOS晶體管的溝道電阻產生熱噪聲，所以選擇雙極差分輸入會得到一個相對好的噪聲系數。
本文為全文原貌 未安裝PDF瀏覽器用戶請先下載安裝 原版全文
如果要對該電路進行進一步的噪聲優化，可以考慮采用增加器件面積的方法去減小1/f噪聲。因為器件面積的增加，會使流過器件的電流密度減小，使得電荷載流子被“懸掛”鍵俘獲的數量減少，從而降低漏電流中產生的閃爍噪聲。
5總結
噪聲現象及其在模擬電路中的影響越來越受到關注，因為噪聲與功耗、速度和線性度之間是互相制約的。本文對一種變送器產生的噪聲進行了分析，提出了利用減小輸出電阻和采用差分電路結構以及加大器件面積的方式來降低噪聲的方法，噪聲計算和仿真的結果均符合產品的設計指標。
參考文獻
[1]畢查德?拉扎維 著 《模擬CMOS集成電路設計》，西安交通大學出版社，2002。
[2]池保勇，余志平，石秉學 著《CMOS射頻集成電路分析與設計》，清華大學出版社 2003。
[3]PAUL R.GRAY著《模擬集成電路的分析與設計》，高等教育出版社，2002。
[4]王勇著《放大器固有噪聲分析》，2008。
[5]L. W. Couch. Digital and Analog Communication Systems. Fourth Ed. , New York:Macmillan Co. , 1993.
[6]S. M. Sze. Physics of Semiconductor Devices. Second Ed. , New York: Wiley, 1981.
[7]Y. Tsividis. Operation and Modeling of the MOS Transistor. Second Ed. , Boston:McGrawHill, 1999.
[8]A. A. Abidi. High-Frequency Noise Measurements on FETs with Small Dimensions. IEEE Tran. Electron Devices, vol.33, pp.1801-1805, Nov. 1986.
[9]H. A. Haus et al.. Representation of Noise in Linear Twoports. Proc. IRE, vol.48, pp.69-74,Jan. 1960.
作者簡介
盧劍，碩士研究生，研究方向：集成電路的設計與研究;
律博，碩士研究生，研究方向：集成電路的設計與研究;
劉峻，碩士研究生，研究方向：集成電路的設計與研究;
王鴻鵬，碩士研究生，研究方向：集成電路的設計與研究;
郭宇，高級工程師，研究方向：集成電路的設計與研究;
蘇建華，碩士研究生，研究方向：集成電路的設計與研究;
吳春瑜，教授，碩士生導師，主要從事集成電路及半導體器件的教學與研究;
關鍵詞：低噪聲放大器；熱噪聲
Abstract: A low-noise-amplifier is designed with low thermal noise, its thermal noiseis calculated theoretically and validated with HSPICE . This circuit is optimized effectively to decrease the thermal noise.
Key words: low-noise-amplifier；thermal noise
噪聲限制了一個電路能夠正確處理的最小電平信號.由于噪聲會嚴重影響電路的功耗、速度以及線性, 當代模擬電路設計者經常要解決噪聲的問題.
本文主要分析各種噪聲機制產生的白噪聲以及計算這些噪聲的方法，同時引入一種低噪聲放大器的結構，并對該電路的各個功能模塊的噪聲進行計算，利用HSPICE仿真軟件對計算結果進行驗證，并提出了優化電路結構以減小噪聲的方案。
1 噪聲源
1.1 沖擊噪聲[1]
沖擊噪聲又稱為散彈噪聲，它總是出現在二極管、MOS晶體管和雙極型晶體管中。三極管中每個通過節點的載流子都可視為隨機事件，所以，穩定的外部電流I事實上是由大量的隨機獨立的電流脈沖組成的。I的波動稱為沖擊噪聲，如果電流I由一系列平均值為ID的隨機獨立脈沖組成，則產生的噪聲電流的均方差值為
其中q是電子電荷（1.6×10-19C）,Δf為帶寬，單位為Hz，ID由產生噪聲的電路決定。
1.2 熱噪聲
熱噪聲由與沖擊噪聲完全不同的機制產生。在一般的電阻中，是由電子的隨機熱運動引起的，并不受直流電流的影響。導體中電子的隨機運動盡管平均電流為零，但是它會引起導體兩端電壓的波動。因此，熱噪聲譜與絕對溫度成正比。
1.2.1 集成電路中元件的熱噪聲
（1） 電阻的熱噪聲
如圖1.1所示，電阻R上的熱噪聲可以用一個串聯的電壓源或并聯的電流源來模擬，頻譜密度的形式為
其中k是波爾茲曼常數，在室溫下4kT=1.66×10-20VC
（2）雙極型晶體管的熱噪聲
晶體管基極電阻rb是物理電阻所以產生熱噪聲。集電極串聯電阻rc同樣有熱噪聲，但是因為它與集電結串聯，所以噪聲可忽略掉，模型中通常不包含這個噪聲。
包括噪聲的雙極型晶體管完整的小信號等效電路圖如圖1.2。因為他們由獨立分開的物理機制引起，所以噪聲源互相獨立，白噪聲的均方值各為
（3）MOS晶體管的熱噪聲[2]
MOS晶體管也有熱噪聲，最大的噪聲源是在溝道中產生的。對于工作在飽和區的長溝道MOS器件的溝道噪聲可以用一個連接在源漏兩端的電流源來模擬，如圖1.3，其頻譜密度為
其中的系數γ對于長溝道晶體管可由推導得到，為2/3；而對于亞微米MOS晶體管，γ可能需要一個更大的值來代替。
2低噪聲放大器的功能及噪聲計算
2.1 低噪聲放大器的功能介紹
如圖2.1所示，低噪聲放大器（LNA）處于射頻接收機的最前端。低噪聲放大器的主要作用是放大天線從空中接收到的微弱信號，降低噪聲干擾，在克服噪聲的條件下為后級提供足夠高的增益，以供系統解調出所需的信息數據，所以低噪聲放大器的設計對整個接收機來說是至關重要的。本文中的低噪聲放大器工作頻率范圍為76MHz至108MHz。
雙極型放大器是低噪聲放大器中最常見的選擇。在射頻范圍內，MOS管的主要噪聲源為溝道熱噪聲、柵感應噪聲與柵分布電阻熱噪聲。由于MOS晶體管的溝道電阻產生比較大的熱噪聲，所以選擇雙極輸入會得到一個相對好的噪聲系數。低噪聲雙極型放大器，可提供極低的輸入電壓噪聲密度和相對較高的輸入電流噪聲密度。本文主要研究雙極型低噪聲放大器的熱噪聲。
2.2 低噪聲放大器的噪聲計算
低噪聲放大器主要放大部分如圖2.2所示，VCCA和RFGND分別為2.5V的電源和0V的地。整個電路的增益主要靠第一級由Q3、Q4組成的共基輸入放大器，射頻信號RFI1和RFI2分別為Q3和Q4的射極輸入。第二級為由Q5和Q6組成的射隨驅動電路，Q3和Q4的在集電極的輸出信號分別由Q5和Q6的基極輸入，由OUT1和OUT2輸出。射隨器具有高輸入電阻，低輸出電阻和近似為單位1的電壓增益，對增益基本沒有貢獻。下面主要以低噪聲放大器電路的輸入電阻和輸出電阻來估算電路的熱噪聲。
（1） 輸入電阻及輸入噪聲
通過對電路仿真，可知流過輸入端晶體管Q3、Q4的集電極電流為340μA。β0為晶體管小信號電流增益，本電路中β0值為187。
第一級共基放大結構中由RFI1和RFI2看進去的輸入電阻為
其中，gm為晶體管小信號跨導，表達式為
rπ為晶體管小信號輸入電阻，表達式為
將式（2.2）和式（2.3）代入式（2.1）中，得
則電路輸入端在帶寬為76MHz至108MHz之間的總熱噪聲電壓為
即
（2） 輸出電阻及輸出噪聲
Rs為前一級的共基極放大器等效輸出的電阻,由電路可知, Rs為1.9044 kΩ，根據式（2.8）可得
則電路輸出端在帶寬為76MHz至108MHz之間的總熱噪聲電壓為
即
3低噪聲放大器熱噪聲的仿真分析
3.1輸入噪聲仿真分析[4]
用HSPICE仿真軟件對低噪聲放大電路的噪聲進行仿真，對電路進行交流小信號分析，同時進行噪聲分析。由仿真結果可知，如圖3.1，低噪聲放大器的在頻率為76MHz時的輸入噪聲譜密度的均方根值為1.3934，頻率為108MHz時的輸入噪聲譜密度的均方根值1.3935。
在76MHz～108MHz帶寬范圍內，利用仿真得出頻率為76MHz和頻率為108MHz時的輸入噪聲譜密度均方根值，利用兩個值求平均值可得出頻帶內的平均噪聲譜密度均方根值，則計算得出頻帶內低噪聲放大器的輸入噪聲為
×（108-76）×106=6.18×10-11V2（ 3.1）[5]
viN =7.86μV rms （3.2）
所得到的輸入噪聲7.86μV rms與利用輸入電阻估算的輸入噪聲6.36μV rms基本一致。
3.2 輸出噪聲仿真分析
如圖3.1由仿真結果得，低噪聲放大器在頻率為76MHz時輸入噪聲譜密度的均方根值為2.486，頻率為108MHz時輸入噪聲譜密度的均方根值為2.365。
可以計算得出頻帶內低噪聲放大器的輸出噪聲為[6]
×（108-76）×106＝18.83×10-11V2（3.1）
voN =13.72μV rms （3.2）[6]
本文為全文原貌 未安裝PDF瀏覽器用戶請先下載安裝 原版全文
所得到的輸出噪聲13.72μV rms與利用輸出電阻估算出的輸入噪聲10.89uV rms基本一致。
由以上分析可以得出，計算得到的低噪聲放大器的輸入熱噪聲和輸出熱噪聲基本上與仿真得到的結果一致，由于HSPICE測得的噪聲中除了熱噪聲還包括閃爍噪聲，散彈噪聲等其他的噪聲，所以計算的熱噪聲小于測得的總噪聲值，基本符合電路特性。
4 本設計中采用的降低熱噪聲方法
及電路設計的優化
本設計中主要采用了共基極輸入及射隨器作為輸出端的方法來降低熱噪聲。
低噪聲放大器模塊采用兩級放大，第一級為共基極輸入放大器，共基極有時用作低輸入阻抗的電流放大器，低輸入阻抗與輸入的熱噪聲成正比，所以決定了電路的輸入熱噪聲較小。除此之外雙極型LNA共基極結構相對于共射極電路還具有三個優點：更為簡單的輸入匹配、更高的放大線性度和更大的逆向隔離[7]。
射隨器具有近似的單位電壓增益，跟隨級的等價輸入噪聲電壓不改變地傳入到輸入端，但是由于跟隨級的輸出是在射極輸出的，而射極是低阻抗的，由射極的負載電阻產生的噪聲相對于其他結構的輸出熱噪聲明顯減小。
通過對以上結構的熱噪聲特性的分析，對電路進行了優化設計。如果要進一步降低電路的熱噪聲，則需要采用增大晶體管β值以降低電路的輸入、輸出電阻的方法來優化電路，但此方法并不是減小熱噪聲的主要方法[8]。如在仿真中將晶體管的β值由187增大為300，則可以得出，電路的輸入噪聲為7.858 μV rms，輸出噪聲為13.65μV rms，輸入噪聲與輸出噪聲都有所減小，但變化的幅度很小。減小熱噪聲的主要方法可以通過在版圖上增大晶體管的發射區面積來實現。比如，仿真中將兩個輸入管的發射區面積增加一倍，則可以得出電路的輸入噪聲減小為7.265 μV rms，輸出噪聲減小為10.45 μV rms，熱噪聲減小的幅度為7%。
5結論
本設計基于Jazz Semiconductor 0.35μm雙極工藝SPICE模型對一種低噪聲放大器電路進行仿真。通過對本設計電路結構的理論估算和利用HSPICE仿真軟件的仿真驗證，可以看到共基極輸入結構與射隨的輸出結構可以有效地降低電路的熱噪聲。本文采用的低噪聲放大器的結構能夠降低低噪聲放大器的輸入和輸出熱噪聲，達到無線調頻接收機中低噪聲放大器的電路設計要求。
參考文獻
[1] 池保勇，余志平，石秉學 著《CMOS射頻集成電路分析與設計》，清華大學出版社 2003。
[2]畢查德?拉扎維 著 《模擬CMOS集成電路設計》，西安交通大學出版社，2002。
[3] PAUL R.GRAY著《模擬集成電路的分析與設計》，高等教育出版社，2002。
[4]王勇著《放大器固有噪聲分析》，2008。
[5]L. W. Couch. Digital and Analog Communication Systems. Fourth Ed. , New York:Macmillan Co. , 1993.
[6]S. M. Sze. Physics of Semiconductor Devices. Second Ed. , New York: Wiley, 1981.
[7]Y. Tsividis. Operation and Modeling of the MOS Transistor. Second Ed. , Boston:McGrawHill, 1999.
[8]A. A. Abidi. High-Frequency Noise Measurements on FETs with Small Dimensions. IEEE Tran. Electron Devices, vol.33, pp.1801-1805, Nov. 1986.
作者簡介
劉峻，碩士研究生，研究方向：集成電路的設計與研究。
盧劍，碩士研究生，研究方向：集成電路的設計與研究。
郭宇，高級工程師，研究方向：集成電路的設計與研究。
蘇建華，碩士研究生，研究方向：集成電路的設計與研究。
李新，教授，碩士生導師，主要從事集成電路及微機電系統的教學與研究。
【關鍵詞】數字 FPGA集成 電路驗證
對于數字集成電路而言，其涉及到的工作都是比較復雜的，自身的功能也比較多樣，為了在驗證方面獲得較高的提升，必須在驗證指標、驗證手段上進行優化。對于數字集成電路FPGA驗證而言，其本身就是重要的組成部分，而在參數的驗證和功能的分析方面，都表現出了一定的復雜特點，傳統的模式無法滿足現階段的需求。所以，我們要針對數字集成電路FPGA驗證的特點、目的、要求，完成各項工作的不斷提升。在此，本文主要對數字集成電路FPGA驗證展開討論。
1 FPGA概述
在數字集成電路當中，FPGA所發揮的作用是非常積極的，現如今已經成為了不可或缺的重要組成部分。從應用的角度來分析，FPGA是一種現場編程門陣列，它主要是在可編程器基礎上，進一步發展的產物?？删幊唐髦饕≒AL、GAL、CPLD等等。FPGA在具體的應用過程中，具有較強的針對性，其主要是作為專用集成電路領域的服務，并且自身所代表的是一種半制定的電路。從客觀的角度來分析，FPGA的出現和應用，不僅在很多方面解決了定制電路所表現出的不足，同時又在很大程度上克服了原有的問題，主要是克服了編程器件門電路數有限的缺點。由此可見，數字集成電路在應用FPGA以后，本身所獲得的進步是非常突出的，并且在客觀上和主觀上，均創造了較大的效益，是非常值得肯定的。
2 FPGA器件介紹
隨著數字集成電路的不斷發展，FPGA的應用效果也越來越突出。目前，關于數字集成電路FPGA驗證，業界內展開了大量的討論。對于FPGA驗證而言，需從客觀實際出發。FPGA器件，是驗證數字集成電路的主要工具，因此首先要在該方面做出足夠的努力。在芯片流片之前，對數字集成電路的整體設計，開展有效的FPGA驗證，能夠針對數字集成電路的實際工作情況，進行深入的了解和分析；針對遇到的問題，可以采取有效的方案來解決，避免造成較大的損失。
相對而言，采用FPGA進行驗證的過程中，硬件環境的標準是比較高的。首先，我們在驗證工作之前，必須設計出相應的PCB板，完成相關系統的驗證和構建。其次，在驗證的過程中，必須充分考慮到成本的問題，與芯片的流片費用相比較，FPGA的驗證成本較低，是主流的選擇。第三，數字集成電路FPGA驗證過程中，多數情況是由兩個部分組成的，分別是FPGA和器件。器件主要包括開關、存儲器、LED、轉接頭等等。
數字集成電路FPGA驗證時，需針對不同的電路實施有效的驗證。例如，在實際工作當中，如果是要驗證EPA類型的芯片，必須對成本因素進行充分的考量。建議選擇Spartan3 XC3S1500 FPGA進行驗證處理。選擇該類型的FPGA，原因在于，其芯片為150萬門級，能夠滿足EPA的客觀需求。同時，在FPGA的利用率方面，超過了90%，各方面均取得較好成果。
3 基于FPGA的驗證環境
數字集成電路在目前的發展中，獲得了社會上廣泛的重視，并且在很多方面都表現出了較強的高端性。為了在FPGA驗證方面取得更多的進展，必須針對驗證環境進行深入的分析。本文認為，一個比較完整的驗證方案，其在執行過程中，必須充分的考慮到芯片的實際工作環境，考慮到理想的驗證環境，考慮到二者的具體差別。尤其是在網絡的工作環境方面，其包含很多復雜的數據包，將會對最終的驗證造成不利的影響。例如，我們在開展EPA芯片的驗證工作中，可嘗試使用OVM庫類驗證芯片的基本通信系統、功能，再利用FPGA的輔助驗證，與時鐘進行同步處理，從而選擇合理的驗證方式，針對數字集成電路完成比較全方位的驗證，實現客觀工作的較大進步。
4 關于數字集成電路FPGA驗證的討論
數字集成電路FPGA的驗證工作，在很多方面都表現出了較高的復雜性和較強的技術性，現階段的部分工作雖然得到了較大的進步，但也有一些問題，還沒有進行充分的解決，這對將來的發展，會產生一定的威脅和不良影響。例如，FPGA基于查找表結構，有固定的設計約束和要求，以及定義明確的標準功能，而ASIC基于標準單元和宏單元，按照一般IC設計流程進行設計，并采用標準的工藝線進行流片，在設計時存在的選項以及需要考慮的問題往往比FPGA多很多，所以在將FPGA設計轉化為ASIC設計時，需要考慮如何轉化并了解這些轉化可能帶來的相關風險。
5 總結
本文對數字集成電路FPGA驗證展開討論，從目前的工作來看，FPGA在驗證過程中，表現出的積極效果還是非常值得肯定的，各項工作均未出現惡性循環。今后，應在數字集成電路以及FPGA驗證兩方面，開展深入的研究，健全工作體系的同時，加強操作的簡潔性。
參考文獻
[1]陳玉潔，張春.基于EDA平臺的數字集成電路快速成型系統的設計[J].實驗技術與管理，2012，09：101-102+107.
[2]張娓娓，張月平，呂俊霞.常用數字集成電路的使用常識[J].河北能源職業技術學院學報，2012，03：65-68.
[3]呂曉春.數字集成電路設計理論研究[J]. 就業與保障，2012，12：32-33.
[4]伍思碩，唐賢健.數字集成電路的應用研究[J].電腦知識與技術，2014，19：4476-4477.
[5]閆露露，王容石子，尹繼武.基于AT89C51的數字集成電路測試儀的設計[J].電子質量，2010，08：7-9.
作者簡介
于維佳 （1982-），男，廣西壯族自治區柳州市人。碩士學位。現為柳州鐵道職業技術學院講師。研究方向為智能檢測與控制技術。
作者單位
1.柳州鐵道職業技術學院 廣西壯族自治區柳州市 545616
關鍵詞:節能;減排;功率半導體
Foundational Technology of Energy-Saving & Emission Reduction ――Power Semiconductor Devices and IC’s
ZHANG Bo
(State key Laboratory of Electronic Thin Films and Integrated Devices,
University of Electronic Science and Technology of China, Chengdu 610054,China)
Abstract: Power semiconductor devices and IC’s, an important branch of semiconductor technology, are a key and basic technology for energy-saving and emission reduction with the wide spread use of electronics in the consumer, industrial and military sectors. The development,challengeand market of power semiconductor devices are discussed in this paper. The future perspectives and key development areas of power semiconductor devices and IC’s in China are also described.
Keywords: Energy-saving; Emission reduction; Power semiconductor device
1引言
功率半導體芯片包括功率二極管、功率開關器件與功率集成電路。近年來,隨著功率MOS技術的迅速發展,功率半導體的應用范圍已從傳統的工業控制擴展到4C產業(計算機、通信、消費類電子產品和汽車電子),滲透到國民經濟與國防建設的各個領域。
功率半導體器件是進行電能處理的半導體產品。在可預見的將來,電能將一直是人類消耗的最大能源,從手機、電視、洗衣機、到高速列車,均離不開電能。無論是水電、核電、火電還是風電,甚至各種電池提供的化學電能,大部分均無法直接使用,75%以上的電能應用需由功率半導體進行變換以后才能供設備使用。每個電子產品均離不開功率半導體器件。使用功率半導體的目的是使用電能更高效、更節能、更環保并給使用者提供更多的方便。如通過變頻來調速,使變頻空調在節能70%的同時,更安靜、讓人更舒適。手機的功能越來越多,同時更加輕巧,很大程度上得益于超大規模集成電路的發展和功率半導體的進步。同時,人們希望一次充電后有更長的使用時間,在電池沒有革命性進步以前,需要更高性能的功率半導體器件進行高效的電源管理。正是由于功率半導體能將 ‘粗電’變為‘精電’,因此它是節能減排的基礎技術和核心技術。
隨著綠色環保在國際上的確立與推進,功率半導體的發展應用前景更加廣闊。據國際權威機構預測,2011年功率半導體在中國市場的銷售量將占全球的50%,接近200億美元。與微處理器、存儲器等數字集成半導體相比,功率半導體不追求特征尺寸的快速縮小,它的產品壽命周期可為幾年甚至十幾年。同時,功率半導體也不要求最先進的生產工藝,其生產線成本遠低于Moore定律制約下的超大規模集成電路。因此,功率半導體非常適合我國的產業現狀以及我國能源緊張和構建和諧社會的國情。
目前,國內功率半導體高端產品與國際大公司相比還存在很大差距,高端器件的進口替代才剛剛開始。因此國內半導體企業在提升工藝水平的同時,應不斷提高國內功率半導體技術的創新力度和產品性能,以滿足高端市場的需求,促進功率半導體市場的健康發展以及國內電子信息產業的技術進步與產業升級。
2需求分析
消費電子、工業控制、照明等傳統領域市場需求的穩定增長,以及汽車電子產品逐漸增加,通信和電子玩具市場的火爆,都使功率半導體市場繼續保持穩步的增長速度。同時,高效節能、保護環境已成為當今全世界的共識,提高效率與減小待機功耗已成為消費電子與家電產品的兩個非常關鍵的指標。中國目前已經開始針對某些產品提出能效要求,對冰箱、空調、洗衣機等產品進行了能效標識,這些提高能效的要求又成為功率半導體迅速發展的另一個重要驅動力。
根據CCID的統計,從2004年到2008年,中國功率器件市場復合增長率達到17.0%,2008年中國功率器件市場規模達到828億元,在嚴重的金融危機下仍然同比增長7.8%,預計未來幾年的增長將保持在10%左右。隨著整機產品更加重視節能、高效,電源管理IC、功率驅動IC、MOSFET和IGBT仍是未來功率半導體市場中的發展亮點。
在政策方面,國家中長期重大發展規劃、重大科技專項、國家863計劃、973計劃、國家自然科學基金等都明確提出要加快集成電路、軟件、關鍵元器件等重點產業的發展,在國家剛剛出臺的“電子信息產業調整和振興規劃”中,強調著重從集成電路和新型元器件技術的基礎研究方面開展系統深入的研究,為我國信息產業的跨越式發展奠定堅實的理論和技術基礎。在國家中長期科學和技術發展規劃綱要(2006-2020年)中明確提出,功率器件及模塊技術、半導體功率器件技術、電力電子技術是未來5～15年15個重點領域發展的重點技術。在目前國家重大科技專項的“核心電子器件、高端通用芯片及基礎軟件產品”和“極大規模集成電路制造裝備及成套工藝”兩個專項中,也將大屏幕PDP驅動集成電路產業化、數字輔助功率集成技術研究、0.13微米SOI通用CMOS與高壓工藝開發與產業化等功率半導體相關課題列入支持計劃。在國家973計劃和國家自然科學基金重點和重大項目中,屬于功率半導體領域的寬禁帶半導體材料與器件的基礎研究一直是受到大力支持的研究方向。
總體而言,從功率半導體的市場需求和國家政策分析來看,我國功率半導體的發展呈現以下三個方面的趨勢:① 硅基功率器件以實現高端產品的產業化為發展目標;② 高壓集成工藝和功率IC以應用研究為主導方向;③ 第三代寬禁帶半導體功率器件、系統功率集成芯片PSoC以基礎研究為重點。
3功率半導體技術發展趨勢
四十多年來,半導體技術沿著“摩爾定律”的路線不斷縮小芯片特征尺寸。然而目前國際半導體技術已經發展到一個瓶頸:隨著線寬的越來越小,制造成本成指數上升;而且隨著線寬接近納米尺度,量子效應越來越明顯,同時芯片的泄漏電流也越來越大。因此半導體技術的發展必須考慮“后摩爾時代”問題,2005年國際半導體技術發展路線圖(The International Technology Roadmap for Semiconductors,ITRS)就提出了另外一條半導體技術發展路線,即“More than Moore-超摩爾定律”, 如圖1所示。
從路線圖可以清楚看到,未來半導體技術主要沿著“More Moore”與“More Than Moore”兩個維度的方向不斷發展,同時又交叉融合,最終以3D集成的形式得到價值優先的多功能集成系統。“More Moore”是指繼續遵循Moore定律,芯片特征尺寸不斷縮小(Scaling down),以滿足處理器和內存對增加性能/容量和降低價格的要求。這種縮小除了包括在晶圓水平和垂直方向上的幾何特征尺寸的繼續縮小,還包括與此關聯的三維結構改善等非幾何學工藝技術和新材料的運用等。而“More Than Moore”強調功能多樣化,更注重所做器件除了運算和存儲之外的新功能,如各種傳感功能、通訊功能、高壓功能等,以給最終用戶提供更多的附加價值。以價值優先和功能多樣化為目的的“More Than Moore”不強調縮小特征尺寸,但注重系統集成,在增加功能的同時,將系統組件級向更小型、更可靠的封裝級(SiP)或芯片級(SoC)轉移。日本Rohm公司提出的“Si+α”集成技術即是“More Than Moore”思想的一種實現方式,它是以硅材料為基礎的,跨領域(包括電子、光學、力學、熱學、生物、醫藥等等)的復合型集成技術,其核心理念是電性能(“Si”)與光、力、熱、磁、生化(“α”)性能的組合,包括:顯示器/發光體(LCD、EL、LD、LED)+LSI的組合感光體、(PD、CCD、CMOS傳感器)+LSI的形式、MEMS/生化(傳感器、傳動器)+LSI等的結合。
在功能多樣化的“More Than Moore”領域,功率半導體是其重要組成部分。雖然在不同應用領域,對功率半導體技術的要求有所不同,但從其發展趨勢來看,功率半導體技術的目標始終是提高功率集成密度,減少功率損耗。因此功率半導體技術研發的重點是圍繞提高效率、增加功能、減小體積,不斷發展新的器件理論和結構,促進各種新型器件的發明和應用。下面我們對功率半導體技術的功率半導體器件、功率集成電路和功率系統集成三個方面的發展趨勢進行梳理和分析。
1) 功率半導體(分立)器件
功率半導體(分立)器件國內也稱為電力電子器件,包括:功率二極管、功率MOSFET以及IGBT等。為了使現有功率半導體(分立)器件能適應市場需求的快速變化,需要大量融合超大規模集成電路制造工藝,不斷改進材料性能或開發新的應用材料、繼續優化完善結構設計、制造工藝和封裝技術等,提高器件功率集成密度,減少功率損耗。目前,國際上在功率半導體(分立)器件領域的熱點研究方向主要為器件新結構和器件新材料。
在器件新結構方面,超結(Super-Junction)概念的提出,打破了傳統功率MOS器件理論極限,即擊穿電壓與比導通電阻2.5次方關系,被國際上譽為“功率MOS器件領域里程碑”。超結結構已經成為半導體功率器件發展的一個重要方向,目前國際上多家半導體廠商,如Infineon、IR、Toshiba等都在采用該技術生產低功耗MOS器件。對于IGBT器件,其功率損耗和結構發展如圖2所示。從圖中可以看到,基于薄片加工工藝的場阻(Field Stop)結構是高壓IGBT的主流工藝;相比于平面結結構(Planar),槽柵結構(Trench)IGBT能夠獲得更好的器件優值,同時通過IGBT的版圖和柵極優化,還可以進一步提高器件的抗雪崩能力、減小終端電容和抑制EMI特性。
功率半導體(分立)器件發展的另外一個重要方向是新材料技術,如以SiC和GaN為代表的第三代寬禁帶半導體材料。寬禁帶半導體材料具有禁帶寬度大、臨界擊穿電場強度高、飽和電子漂移速度高、抗輻射能力強等特點,是高壓、高溫、高頻、大功率應用場合下極為理想的半導體材料。寬禁帶半導體SiC和GaN功率器件技術是一項戰略性的高新技術,具有極其重要的軍用和民用價值,因此得到國內外眾多半導體公司和研究結構的廣泛關注和深入研究,成為國際上新材料、微電子和光電子領域的研究熱點。
2) 功率集成電路(PIC)
功率集成電路是指將高壓功率器件與信號處理系統及接口電路、保護電路、檢測診斷電路等集成在同一芯片的集成電路,又稱為智能功率集成電路(SPIC)。智能功率集成作為現代功率電子技術的核心技術之一,隨著微電子技術的發展,一方面向高壓高功率集成(包括基于單晶材料、外延材料和SOI材料的高壓集成技術)發展,同時也向集成更多的控制(包括時序邏輯、DSP及其固化算法等)和保護電路的高密度功率集成發展,以實現功能更強的智能控制能力。
3)功率系統集成
功率系統集成技術在向低功耗高密度功率集成技術發展的同時,也逐漸進入傳統SoC和CPU、DSP等領域。目前,SoC的低功耗問題已經成為制約其發展的瓶頸,研發新的功率集成技術是解決系統低功耗的重要途徑,同時,隨著線寬的進一步縮小,內核電壓降低,對電源系統提出了更高要求。為了在標準CMOS工藝下實現包括功率管理的低功耗SoC,功率管理單元需要借助數字輔助的手段,即數字輔助功率集成技術(Digitally Assisted Power Integration,DAPI)。DAPI技術是近幾年數字輔助模擬設計在功率集成方面的深化與應用,即采用更多數字的手段,輔助常規的模擬范疇的集成電路在更小線寬的先進工藝線上得到更好性能的電路。
4我國功率半導體發展現狀、
問題及發展建議
在中國半導體行業中,功率半導體器件的作用長期以來都沒有引起人們足夠的重視,發展速度滯后于大規模集成電路。國內功率半導體器件廠商的主要產品還是以硅基二極管、三極管和晶閘管為主,目前國際功率半導體器件的主流產品功率MOS器件只是近年才有所涉及,且最先進的超結低功耗功率MOS尚無法生產,另一主流產品IGBT尚處于研發階段。寬禁帶半導體器件主要以微波功率器件(SiC MESFET和GaN HEMT)為主,尚未有針對市場應用的寬禁帶半導體功率器件(電力電子器件)的產品研發。目前市場熱點的高壓BCD集成技術雖然引起了從功率半導體器件IDM廠家到集成電路代工廠的高度關注,但目前尚未有成熟穩定的高壓BCD工藝平臺可供高性能智能功率集成電路的批量生產。
由于高性能功率半導體器件技術含量高,制造難度大,目前國內生產技術與國外先進水平存在較大差距,很多中高端功率半導體器件必須依賴進口。技術差距主要表現在:(1)產品落后。國外以功率MOS為代表的新型功率半導體器件已經占據主要市場,而國內功率器件生產還以傳統雙極器件為主,功率MOS以平面工藝的VDMOS為主,缺乏高元胞密度、低功耗、高器件優值的功率MOS器件產品,國際上熱門的以超結(Super junction)為基礎的低功耗MOS器件國內尚處于研發階段;IGBT只能研發基于穿通型PT工藝的600V產品或者NPT型1200V低端產品,遠遠落后于國際水平。(2)工藝技術水平較低。功率半導體分立器件的生產,國內大部分廠商仍采用IDM方式,采用自身微米級工藝線,主流技術水平和國際水平相差至少2代以上,產品以中低端為主。但近年來隨著集成電路的迅速發展,國內半導體工藝條件已大大改善,已擁有進行一些高端產品如槽柵功率MOS、IGBT甚至超結器件的生產能力。(3)高端人才資源匱乏,尤其是高端設計人才和工藝開發人才非常缺乏?，F有研發人員的設計水平有待提高,特別是具有國際化視野的高端設計人才非常缺乏。(4)國內市場前十大廠商中無一本土廠商,半導體功率器件產業仍處在國際產業鏈分工的中低端,對于附加值高的產品如IGBT、AC-DC功率集成電路,現階段國內僅有封裝能力,不但附加值極低,還形成了持續的技術依賴。
筆者認為,功率半導體是最適合中國發展的半導體產業,相對于超大規模集成電路而言,其資金投入較低,產品周期較長,市場關聯度更高,且還沒有形成如英特爾和三星那樣的壟斷企業。但中國功率半導體的發展必須改變目前封裝強于芯片、芯片強于設計的局面,應大力發展設計技術,以市場帶動設計、以設計促進芯片,以芯片壯大產業。
功率半導體芯片不同于以數字集成電路為基礎的超大規模集成電路,功率半導體芯片屬于模擬器件的范疇。功率器件和功率集成電路的設計與工藝制造密切相關,因此國際上著名的功率器件和功率集成電路提供商均屬于IDM企業。但隨著代工線的迅速發展,國內如華虹NEC、成芯8英寸線、無錫華潤上華6英寸線均提供功率半導體器件的代工服務,并正積極開發高壓功率集成電路制造平臺。功率半導體生產企業也應借鑒集成電路設計公司的成功經驗,成立獨立的功率半導體器件設計公司,充分利用代工線先進的制造手段,依托自身的銷售網絡,生產高附加值的高端功率半導體器件產品。
設計弱于芯片的局面起源于設計力量的薄弱。雖然國內一些功率半導體生產企業新近建設了6英寸功率半導體器件生產線,但生產能力還遠未達到設計要求。筆者認為其中的關鍵是技術人員特別是具有國際視野和豐富生產經驗的高級人才的不足。企業應加強技術人才的培養與引進,積極開展產學研協作,以雄厚的技術實力支撐企業的發展。
我國功率半導體行業的發展最終還應依靠功率半導體IDM企業,在目前自身生產條件落后于國際先進水平的狀況下,IDM企業不能局限于自身產品線的生產能力,應充分依托國內功率半導體器件龐大的市場空間,用技術去開拓市場,逐漸從替代產品向產品創新、牽引整機發展轉變;大力發展設計能力,一方面依靠自身工藝線進行生產,加強技術改造和具有自身工藝特色的產品創新,另一方面借用先進代工線的生產能力,壯大自身產品線,加速企業發展。
5結束語
總之,功率半導體技術自新型功率MOS器件問世以來得到長足進展,已深入到工業生產與人民生活的各個方面。與國外相比,我國在功率半導體技術方面的研究存在著一定差距,但同時日益走向成熟?？傮w而言,功率半導體的趨勢正朝著提高效率、多功能、集成化以及智能化、系統化方向發展;伴隨制造技術已進入深亞微米時代,新結構、新工藝硅基功率器件正不斷出現并逼近硅材料的理論極限,以SiC和GaN為代表的寬禁帶半導體器件也正不斷走向成熟。
我國擁有國際上最大的功率半導體市場,擁有迅速發展的半導體代工線,擁有國際上最大規模的人才培養能力,但中國功率半導體的發展必須改變目前封裝強于芯片、芯片強于設計的局面。功率半導體行業應加強技術力量的引進和培養,大力發展設計技術,以市場帶動設計、以設計促進芯片,以芯片壯大產業。
關鍵詞:功率MOSFET;線性高壓;運算放大器;功率驅動
中圖分類號:TN722.7文獻標識碼:B
文章編號:1004-373X(2010)02-010-02
Design of Linear High Voltage Amplifier Based on Power MOSFET
ZHANG Hao1,WANG Lixin1,LU Jiang1,LIU Su2
(1.The Institute of Microelectronics,Chinese Academiy of Sciences,Beijing,100029,China;
2.School of Physical Science and Technology,Lanzhou University,Lanzhou,730000,China)
Abstract:In order to achieve the linear control of high_voltage output in operational amplifier,based on the electrical properties of power MOSFET,a high_voltage operational amplifier is designed with new structure with power NMOS.Through simulation and experimental results,the linear output voltage is 0~50 V can be achieved,when the range of the input voltage is 0～5 V.And with the further improvement by utilizing power PMOS,the output voltage is -140～+140 V can be acquired,which indicates the high linearity,and with low cost,the needs of high voltage operational amplifier can be met.There is significance in the high power driving of modern communication.
Keywords:power MOSFET;linear high voltage;operational amplifier;power drive
0 引 言
高電壓放大器已經廣泛應用于通信、信號檢測、功率驅動等方面\,并且已成為下一代無線通信系統的關鍵技術之一。采用各種手段和方法實現放大器高效率且高線性度的工作,對于未來無線移動通信技術的發展和實現有著十分重大的實際意義。
功率場效應晶體管具有跨導高,漏極電流大,工作頻率高和速度快等特點,線性放大的動態范圍大,在有較大的輸出功率時也能有較高的線性增益。這里成功應用功率場效應晶體管設計出一種高壓運算放大器。該放大器的制作成本低廉,輸出線性可控,適用范圍廣。
1 功率MOS器件結構與分析
功率MOS場效應晶體管是在MOS集成電路工藝基礎上發展起來的新一代電力開關器件,具有輸入阻抗高,驅動電路簡單,安全工作區寬等優點\。圖1給出功率MOS晶體管的結構剖面圖及其電學特性曲線。采用雙擴散結構\制作適合用作功率器件的短溝道高壓晶體管,需要短的重摻雜背柵和寬的輕摻雜漂移區。由于外延層厚度決定了漂移區的寬度,因此也決定了晶體管的工作電壓,其漏源電壓公式為\:
VDS=(RJEFT+RACC+RFP)IMOS+Vf(1)
式中:RJFET為結型場效應管電阻;RACC為N-層表面電子積累層電阻;RFP為外延層電阻;IMOS為反型溝道電流;Vf為溝道壓降。
圖1 功率MOS結構圖及電學特性
2 電路設計
高壓運算放大器電路主要由運算放大器和功率場效應晶體管組成\,其結構原理圖如圖2所示。
圖2 高壓運算放大器電路圖
所設計的電路中使用價格低廉的運放LM358和NMOS功率管IRF630構成負反饋回路\,雙極晶體管C8050和電阻R4實現過載保護\,防止流過IRF630的電流過大,整個電路為反比例放大電路,R2為反饋電阻,其輸入和輸出的關系式為:
Vout=-(VinR2)/R1(2)
3 實驗結果及分析
根據圖2制作試驗電路板如圖3所示。供應電壓為60 V,R11.963 kΩ,R220 kΩ,放大倍數約為10.19。當輸入電壓為0～5 V時,先用EDA軟件對電路進行模擬仿真,然后對電路板進行測量,并進行比較,結果如表1所示。
圖3 實驗電路板
表1 輸出電壓的模擬結果與測量結果V
輸入電壓值仿真輸出測量輸出輸入電壓值仿真輸出測量輸出
0- 0.18- 1.52.5 -25.51-26.4
0.1 - 1.05- 2.13.0 -30.60-31.6
0.5 - 5.13- 6.23.5 -35.69-36.7
1.0 -10.22-10.94.0 -40.79-41.8
1.5 -15.32-16.14.5 -45.88-47.5
2.0 -20.41-21.35.0 -50.98-52.8
由表1可畫出輸入/輸出關系變化圖形,如圖4所示。從表1和圖4中可以看出,模擬結果和測量結果存在誤差,誤差ε=-1.095,這是因為測量精度和器件自身精度的誤差所引起的。當輸入電壓從0 V掃描到5 V時,得到等比例的放大輸出電壓,且呈線性變化,能夠實現輸入電壓對輸出電壓的線性控制,具有很好的驅動能力。
圖4 電路輸入/輸出變化圖
根據以上分析,用PMOS功率管進一步改進電路,和用NMOS管構成一種推挽結構\的輸出電路,可以滿足輸入正負電壓的要求,如圖5所示。若選用耐壓350 V的NMOS功率管IRF713和耐壓300 V的PMOS功率管IRF9631,以及晶體管Q1,Q2和電阻R4,R5構成過載保護電路,則選取R2=280 kΩ,R1=10 kΩ,對電路進行仿真,輸入電壓范圍是-5～+5 V。當輸入電壓為負壓時,PMOS管導通,NMOS管截止,輸出為正電壓;當輸入電壓為正壓時,NMOS管導通,PMOS管截止,輸出為負電壓。輸入/輸出的線性關系如圖6所示,電壓輸出為+140～-140 V,可實現高壓的雙極性線性等比例放大輸出。
圖5 改進的線性高壓運算放大器
圖6 輸入/輸出線性關系圖
4 結 語
利用功率場效應晶體管的電學特性,并運用反饋運放的基本原理成功設計了高壓運算放大器。實驗結果和模擬結果驗證了所設計的電路輸出電壓線性度高,能夠對高壓進行有效的線性控制。選擇耐壓高的功率管,可以實現更高電壓的線性輸出,達到高壓驅動的要求,電路結構簡單,制作成本低,可以滿足不同領域的要求,且具有很高的實用價值。
參考文獻
[1]Ting J W,Peng W P,Chang H C.High Voltage Amplifier\.IEEE Nuclear Science Symposium Conference Record\.2003(2):1 247_1 249.
[2]陳星弼.功率MOSFET與高壓集成電路\.南京:東南大學出版社,1990.
[3]Liu Sanqing,Cao Guangjun,Ying Jianhua,et al.Design of Double Diffused Structure Power ICs\.IEEE Semiconductor Conference\.1995:363_365.
[4]弓小武,高玉民,羅晉生.IGBT和VDMOS解析模型和模擬\.電力電子技術,1996,30(3):94_96.
[5]王英,何杞鑫,方紹華.高壓功率VDMOS 管的設計研制\.電子器件,2006,29(1):5_8.
[6]鐘清華,黃偉強,李子升.基于線性電源的高壓放大器\.現代電子技術,2004,27(15):6_7.
[7]童詩白,華成英.模擬集成電路設計\.北京:高等教育出版社,2000.
[8]Paul R Gary,Paul J Hurst,Stephen H Lewis.模擬集成電路的分析與設計\.4版.張曉林,譯.北京:高等教育出版社,2002.
[9]朱正涌.半導體集成電路\.北京:清華大學出版社,2001.
[10]謝書珊.功率集成電路技術的進展\.電力電子,2005,3(1):4_10.
【關鍵詞】電子信息科學與技術微電子課程體系建設教學改革
【基金項目】大連海事大學教改項目：電子信息科學與技術專業工程人才培養實踐教學改革（項目編號：2016Z03）；大連海事大學教改項目：面向2017級培養方案的《微電子技術基礎》課程教學體系研究與設計（項目編號：2016Y21）。
【中圖分類號】G42 【文獻標識碼】A【文章編號】2095-3089（2018）01-0228-02
1.開設《微電子技術基礎》的意義
目前，高速發展的集成電路技術產業使集成電路設計人才成為最搶手的人才，掌握微電子技術是IC設計人才的重要基本技能之一。本文希望通過對《微電子技術基礎》課程教學體系的研究與設計，能夠提高學生對集成電路制作工藝的認識，提高從事微電子行業的興趣，拓寬知識面和就業渠道，從而培養更多的微電子發展的綜合人才，促進我國微電子產業的規模和科學技術水平的提高。
2.目前學科存在的問題
目前電子信息科學與技術專業的集成電路方向開設的課程已有低頻電子線路、數字邏輯與系統設計、單片機原理、集成電路設計原理等。雖然課程開設種類較多，但課程體系不夠完善。由于現在學科重心在電路設計上，缺少對于器件的微觀結構、材料特性講解[1]，導致學生在后續課程學習中不能夠完全理解。比如MOS管，雖然學生們學過其基本特性，但在實踐中發現他們對N溝道和P溝道的工作原理知之甚少。
近來學校正在進行本科學生培養的綜合改革，在制定集成電路方向課程體系時，課題組成員對部分學校的相關專業展開調研。我們發現大部分擁有電子信息類專業的高校都開設了微電子課程。譬如華中科技大學設置了固體電子學基礎、微電子器件與IC設計、微電子工藝學以及電子材料物理等課程。[2]又如電子科技大學設置了固體物理、微電子技術學科前沿、半導體光電器件以及高級微電子技術等課程。[3]因此學科課題組決定在面向2017級電子信息科學與技術專業課程培養方案中，集成電路設計方向在原有的《集成電路設計原理》、《集成電路設計應用》基礎上，新增設《微電子技術基礎》課程。本課程希望學生通過掌握微電子技術的原理、工藝和設計方法，為后續深入學習集成電路設計和工程開發打下基礎。
3.微電子課程設置
出于對整體課程體系的考慮，微電子課程總學時為32學時。課程呈現了微電子技術的基本概論、半導體器件的物理基礎、集成電路的制造工藝及封裝測試等內容。[4]如表1所示，為課程的教學大綱。
微電子技術的基本概論是本課程的入門。通過第一章節的學習，學生對本課程有初步的認識。
構成集成電路的核心是半導體器件，理解半導體器件的基本原理是理解集成電路特性的重要基礎。為此，第二章重點介紹當代集成電路中的主要半導體器件，包括PN結、雙極型晶體管、結型場效應晶體管（JFET）等器件的工作原理與特性。要求學生掌握基本的微電子器件設計創新方法，具備分析微電子器件性能和利用半導體物理學等基本原理解決問題的能力。
第三章介紹硅平面工藝的基本原理、工藝方法，同時簡要介紹微電子技術不斷發展對工藝技術提出的新要求。內容部分以集成電路發展的順序展開，向學生展示各種技術的優點和局限，以此來培養學生不斷學習和適應發展的能力。
第四章圍繞芯片單片制造工藝以外的技術展開，涵蓋著工藝集成技術、封裝與測試以及集成電路工藝設計流程，使學生對微電子工藝的全貌有所了解。
4.教學模式
目前大部分高校的微電子課程仍沿用傳統落后的教學模式，即以教師灌輸理論知識，學生被動學習為主。這種模式在一定程度上限制了學生主動思考和自覺實踐的能力，降低學習興趣，與本課程授課的初衷相違背。[5]為避免上述問題，本文從以下幾個方面闡述了《微電子技術基礎》課程的教學模式。
教學內容：本課程理論知識點多數都難以理解且枯燥乏味，僅靠書本教學學生會十分吃力。因此，我們制作多媒體課件來輔助教學，將知識點采用動畫的形式來展現。例如可通過動畫了解PN結內電子的運動情況、PN結的摻雜工藝以及其制造技術。同時課件中補充了工藝集成與分裝測試這部分內容，加強課堂學習與實際生產、科研的聯系，便于學生掌握集成電路工藝設計流程。
教學形式：課內理論教學+課外拓展。
1）課內教學：理論講解仍需教師向學生講述基本原理，但是在理解運用方面采用啟發式教學，課堂上增加教師提問并提供學生上臺演示的機會，達到師生互動的目的。依托學校BBS平臺，初步建立課程的教學課件講義、課后習題及思考題和課外拓展資料的體系，以方便學生進行課后的鞏固與深度學習。此外，利用微信或QQ群，在線上定期進行答疑，并反饋課堂學習的效果，利于老師不斷調整教學方法和課程進度。還可充分利用微信公眾號，譬如在課前預習指南，幫助學生做好課堂準備工作。
2）課外拓展：本課程目標是培養具有電子信息科學與技術學科理論基礎，且有能力將理論付諸實踐的高素質人才。平時學生很難直接觀察到半導體器件、集成電路的模型及它們的封裝制造流程，因此課題組計劃在課余時間組織同學參觀實驗室或當地的相關企業，使教學過程更為直觀，加深學生對制造工藝的理解。此外，教師需要充分利用現有的資源（譬如與課程有關的科研項目），鼓勵學生參與和探究。
考核方式：一般來說，傳統的微電子課程考核強調教學結果的評價，而本課程組希望考核結果更具有前瞻性和全面性，故需要增加教學進度中的考核。課題組決定采用期末筆試考核與平時課堂表現相結合的方式，期末筆試成績由學生在期末考試中所得的卷面成績按照一定比例折合而成，平時成績考評方式有隨堂小測、課后習題、小組作業等。這幾種方式將考核過程融入教學，能有效地協助老師對學生的學習態度、學習狀況以及學習能力做出準確評定。
5.結語
